ПРИНЦИП РАБОТЫ


Ядро соединяется с контроллером кадрового буфера (предоставляется разработчиком IP ядра T-COR-11 или может быть разработан пользователем) с помощью простого интерфейса обмена данными. Кадровый буфер может хранить изображения как в блочной памяти, так и в памяти DDR. Разработчик должен обеспечить обновление кадра изображения в кадровом буфере (предоставляемый контроллер кадрового буфера включает два буфера кадра, в первый записывается изображение нового кадра, а второй в это время работает с ядром. После окончания кадра буферы меняются местами). Перед началом работы ядро должно быть сконфигурировано (записаны значения конфигурационных регистров). Захват объектов на слежение и сброс объектов со слежения осуществляется по команде. При этом ядро обеспечивает слежение за 5 объектами одновременно. Размеры прямоугольников слежения устанавливаются независимо для каждого канала и могут меняться во время слежения. Ядро вычисляет положение объектов слежения для каждого нового кадра.


ПРИМЕРЫ РАБОТЫ


СЛЕЖЕНИЕ ЗА ВОЗДУШНЫМИ ОБЪЕКТАМИ

СЛЕЖЕНИЕ ЗА НАЗЕМНЫМИ ОБЪЕКТАМИ

СЛЕЖЕНИЕ ЗА НАДВОДНЫМИ ОБЪЕКТАМИ

СЛЕЖЕНИЕ ЗА ПЕШЕХОДАМИ


ОСНОВНЫЕ ХАРАКТЕРИСТИКИ


  • Минимальные размеры прямоугольника слежения составляют 16x16 пикселей, максимальные - 128x128.
  • Реализовано 5 независимых каналов слежения. Каждый канал слежения управляется отдельно.
  • Максимальные размеры объекта слежения составляют 128x128 пикселей, минимальные - 8x8.
  • Максимальное перемещение объекта за 1 кадр до 20 пикселей в любом направлении.
  • Слежение за объектами с контрастом от 10%.
  • Максимальные размеры обрабатываемых кадров до 2048x2048 пикселей.
  • Форма объектов слежения может быть любой в пределах допустимых.
  • Точность выходных координат составляет 1 пиксел.
  • Время обработки одного кадра зависит от количества активных каналов слежения. Для одного канала слежения время обработки 1 кадра не более 25 мс.
  • Максимальная частота обрабатываемых кадров составляет 30 Гц.

ФАЙЛЫ ДЛЯ СКАЧИВАНИЯ


ОБЗОР FPGA IP ЯДРА T-COR-10

ОБЗОР FPGA IP ЯДРА T-COR-10

FPGA IP ЯДРО T-COR-10 РУКОВОДСТВО ПРОГРАММИСТА

FPGA IP ЯДРО T-COR-10 РУКОВОДСТВО ПРОГРАММИСТА

FPGA IP ЯДРО T-COR-11 РУКОВОДСТВО ПРОГРАММИСТА

FPGA IP ЯДРО T-COR-11 РУКОВОДСТВО ПРОГРАММИСТА

DEMO FPGA IP ЯДРО T-COR-10 ДЛЯ ТЕСТИРОВАНИЯ

DEMO FPGA IP ЯДРО T-COR-10 ДЛЯ ТЕСТИРОВАНИЯ


ЗАПРОС ЦЕНЫ ЛИЦЕНЗИИ